|
题名:
|
基于Quartus Prime的数字系统Verilog HDL设计实例详解 ji yu Quartus Primede shu zi xi tong Verilog HDL she ji shi li xiang jie / 周润景，李志，张玉光编著 , |
|
ISBN:
|
978-7-121-34898-3 价格： CNY99.00 |
|
语种:
|
chi |
|
载体形态:
|
460页 图 26cm |
|
出版发行:
|
出版地： 北京 出版社： 电子工业出版社 出版日期： 2018 |
|
内容提要:
|
本书以语法与实例结合的方式来讲解可编程逻辑器件的设计方法，软件开发平台为Altera公司的Quartus Prime 16.1 FPGA/CPLD设计软件。本书由浅入深地介绍了利用Quartus Prime进行数字系统开发的设计流程、设计思想和设计技巧。书中的例子非常丰富，既有简单的数字逻辑电路实例，也有复杂的数字系统设计实例。 |
|
主题词:
|
VHDL语言 程序设计 |
|
中图分类法:
|
TP312VH 版次： 5 |
|
主要责任者:
|
周润景 zhou run jing 编著 |
|
主要责任者:
|
李志 li zhi 编著 |
|
主要责任者:
|
张玉光 zhang yu guang 编著 |
|
版次:
|
3版 |
|
索书号:
|
TP312VH/7210=3 |