|
题名:
|
Verilog HDL数字设计与综合 / (美)[帕尔尼卡]Samir Palnitkar著 , 夏宇闻等译 |
|
ISBN:
|
978-7-121-08947-3 价格： CNY32.00 |
|
语种:
|
chi |
|
载体形态:
|
16,306页 图表 26cm |
|
出版发行:
|
出版地： 北京 出版社： 电子工业出版社 出版日期： 2009 |
|
内容提要:
|
本书从用户的角度全面阐述了Verilog HDL语言的重要细节和基本设计方法，并详细介绍了Verilog 2001版的主要改进部分。本书重点关注如何应用Verilog语言进行数字电路和系统的设计和验证，而不仅仅讲解语法。全书从基本概念讲起，并逐渐过渡到编程语言接口以及逻辑综合等高级主题。书中的内容全部符合Verilog HDL IEEE 1364-2001标准。 |
|
主题词:
|
硬件描述语言，Verilog HDL 程序设计 |
|
主题词:
|
硬件描述语言 |
|
主题词:
|
程序设计 |
|
中图分类法:
|
TP312VH 版次： 4 |
|
主要责任者:
|
帕尔尼卡 著 |
|
次要责任者:
|
夏宇闻 译 |
|
责任者附注:
|
帕尔尼卡，目前是美国Jambo Systems公司总裁。 |
|
责任者附注:
|
夏宇闻，多年来一直从事数字逻辑和嵌入式系统的设计研究。 |
|
索书号:
|
1 |