|
题名:
|
Verilog HDL高级数字设计 verilog hdl gao ji shu zi she ji / (美) 西里提(Ciletti,M.D.) 等著 , 张雅绮等译 |
|
ISBN:
|
7-5053-9917-9 价格： CNY65.00 |
|
语种:
|
chi |
|
载体形态:
|
710页 26cm |
|
出版发行:
|
出版地： 北京 出版社： 电子工业出版社 出版日期： 2005.1 |
|
内容提要:
|
本书主要内容：本书通过大量完整的实例讲解了使用Verilog HDL进行超大规模集成电路设计的结构化建模方法、关键步骤和设计验证方法等实用内容。全书共分11章，涵盖了建模、结构折中、功能验证、故障模拟和逻辑合成等关键问题，还有合成后设计确认、定时分析及可测性设计等内容。 |
|
主题词:
|
硬件描述语言，Verilog HDL 程序设计 |
|
中图分类法:
|
TP312 版次： 4 |
|
主要责任者:
|
西里提 xi li ti 著 |
|
次要责任者:
|
张雅绮 zhang ya qi 译 |